

实验报告

实验名称：实验五 译码器电路原理及应用

实验时间：2023 年 5 月 10 日

实验地点：

实验人员：

一． 实验目的

1. 熟悉译码器的功能与使用方法。
2. 掌握用中规模集成电路（MSI）设计的组合逻辑电路的方法。

二． 实验设备

1. 数字电路实验箱、逻辑分析仪。
2. 器件：74LS00, 74LS197, 74LS138。

三． 实验原理

1. 74LS138 (3-8 线译码器)

译码器可将每个输入的二进制代码译成对应的输出高电平和低电平信号。 $G2A$ 、 $G2B$ 是 74LS138 的使能端，低电平有效。 C 、 B 、 A 和 $G1$ 是 74LS138 的输入引脚，与输出引脚 $Y0$ - $Y7$ 满足 3-8 线译码器逻辑关系。

当 $G2A$ 、 $G2B$ 接低电平时，即芯片的使能端接有效选通信号时，74LS138 将 $G1$ 送来的输入（数据）信号 D 通过 C 、 B 、 A 输入（地址）信号所指定的一根输出线反相后送出去。

2. 利用 74LS138 实现组合逻辑电路的设计方法

根据 74LS138 真值表，当 $G2A$ 、 $G2B$ 接低电平， $G1$ 接高电平时，74LS138 的 $Y0$ - $Y7$ 输出表达式如下。

$$Y0 = \overline{C} \overline{B} \overline{A} = \overline{m0}$$

$$Y1 = \overline{C} \overline{B} A = \overline{m1}$$

$$Y2 = \overline{C} B \overline{A} = \overline{m2}$$

$$Y3 = \overline{C} B A = \overline{m3}$$

$$Y4 = C \overline{B} \overline{A} = \overline{m4}$$

$$Y5 = C \overline{B} A = \overline{m5}$$

$$Y6 = C B \overline{A} = \overline{m6}$$


$$Y7 = C B A = \overline{m7}$$

从上图可以看出，如果将 C 、 B 、 A 当作逻辑函数的输入变量，再利用附加的门电路将这些最小项适当地组合起来，便可产生任何形式的三变量组合逻辑函数。


利用 74LS138 实现组合逻辑电路的设计方法：首先列出真值表，然后得到输出关于输入的最小项之和表达式，并进一步将其化简为与非形式的输出表达式。最后，在输出端添加其他的门电路以实现对应的功能。

四．方法与步骤


1. 对 74LS138 进行静态测试。将 74LS138 的使能端接低电平，使用实验箱上的模拟开关作为 74LS138 的输入 A 、 B 、 C 和 $G1$ ，并把输出 $Y0$ - $Y7$ 接 LED0-1 显示器。部分静态测试结果如下：




0000-11111111




0001-11111111




0010-11111111




0111-11111111




0100-11111111




1011-11101111



1001-10111111




1100-11110111



1111-11111110


2. 对 74LS138 进行动态测试

1. 测试 74LS917 是否工作正常。下图为部分实验结果。



2. 将 74LS197 的 CP0 接 10KHz 连续脉冲，74LS197 的输出端 Q3、Q2、Q1、Q0 依次与 74LS138 的输入端 G1、C、B、A 相连。使用示波器数字通道观测并记录 CP0、G1、C、B、A 和 Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7 波形。


波形如图：



其中，D0-D4 分别接 CP0,G1,C,B,A，D8-D15 分别接 Y0-Y7

3. 将 74LS197 的 CP0 接 10KHz 连续脉冲，将 74LS138 的 G1 接高电平，G2A⁻、G2B⁻均与 74LS197 的输出端 Q3 相连，74LS197 输出端 Q2、Q1、Q0 依次与 74LS138 输入端 C、B、A 相连。使用示波器数字通道观测并记录 CP0、G2A⁻、G2B⁻、C、B、A 和 Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7 波形。


波形如图：



其中，D0-D5 分别接 CP0,G2A,G2B,C,B,A， D8-D15 分别接 Y0-Y7


4. 在数字电路实验箱上实现 AU 设计：

1. 用门电路实现：在仿真软件上画出电路图，再在数字电路实验箱上实现。电路图如图。




再对电路进行静态和动态测试。

静态测试部分结果如图




输入：11 模式：0 结果：0 进位：1



输入：01 模式：1 结果：1 借位：1


动态测试结果如图




2. 用 74LS138 实现。

首先使用卡诺图化简，得到最小项之和，然后借助 74LS138 的特点实现电路，再对电路进行静态测试和动态测试。

静态测试部分结果如图：




输入：01 模式：1 结果：1 借位：1



输入：10 模式：0 结果：1 进位：0

动态测试结果如图（减法模式）：



五． 结果与验证

1. 74LS138 的静态测试：

结果表明 74LS138 正常工作

2. 74LS138 的动态测试：

第一个测试表明 74LS197 正常工作

第二、三个测试中，和真值表对照并分析波形后得出，74LS138 工作正常。电路分析结果：

当 $C=1, B=1, A=1$ 时，只有 Y_0 是高电平，其余输出都是低电平。

当 $C=1, B=1, A=0$ 时，只有 Y_1 是高电平，其余输出都是低电平。

当 $C=1, B=0, A=1$ 时，只有 Y_2 是高电平，其余输出都是低电平。

当 $C=1, B=0, A=0$ 时，只有 Y3 是高电平，其余输出都是低电平。

当 $C=0, B=1, A=1$ 时，只有 Y4 是高电平，其余输出都是低电平

当 $C=0, B=1, A=0$ 时，只有 Y5 是高电平，其余输出都是低电平。

当 $C=0, B=0, A=1$ 时，只有 Y6 是高电平，其余输出都是低电平。

当 $C=0, B=0, A=0$ 时，只有 Y7 是高电平，其余输出都是低电平。

3. 在数字电路实验箱上实现 AU 设计

静态测试和动态测试表明，门电路实现的半加半减器工作正常。

静态测试和动态测试表明，74LS138 实现的半加半减器在动态测试中虽然存在毛刺，但能正常读出结果。

半加器结果是：D2D3 低电平，加法结果 D4 低电平，进位显示 D5 低电平。D2D3 中有一个是高电平，一个是低电平，加法结果 D4 高电平，进位显示 D5 低电平。D2D3 高电平，加法结果低电平，进位显示高电平。

半减器结果是：D2 高电平，D3 低电平，最后减法结果是高电平 ($D3-D2$)，借位显示高电平；当 D2,D3 低电平或 D2D3 高电平时，减法结果是低电平，借位显示低电平；当 D2 低电平，D3 高电平时，减法结果高电平，借位显示低电平。

六 . 分析与讨论

1. 写出详细的设计过程：在实验步骤部分（部分四）中已经写明
2. 按实验内容分别描述每个实验过程，记录实验波形，打印波形并分析波形和电路功能之间的关系：在实验步骤（部分四），实验结果（部分五）中已经完成
3. 分析实验中出现的問題：在使用 74LS138 设计算术单元时，在设计电

路上花费了不少时间，说明对 74LS138 的原理和译码器的原理不够熟悉，需要复习。同时，在实验过程中出现了结果出错的情况，但做实验时没有发现，导致实验结束后还要在其他时间回到实验室修正，今后进行实验的时候要认真检查每一项结果。

4. 总结组合逻辑电路的本质与设计实现方法：组合逻辑电路是通过对组合不同功能的元件，使得正确的输入可以导致符合需求的输出。设计组合逻辑电路时，要先搞清楚电路的功能，再选择合适的元件，列出函数式并化简，在仿真软件中作出电路图，然后在实验箱上连接电路。电路连接完成后，先进行静态测试，再进行动态测试。进行动态测试时，常用 74LS197 实现输入的不同组合。